CHLB ĐỨC – Trong một nghiên cứu quan trọng cho ngành sản xuất bán dẫn, các nhà khoa học từ viện hệ thống vi mô quang tử Fraunhofer IPMS (Fraunhofer institute for photonic microsystems IPMS) đã phát triển thành công một phương pháp mới, cho phép ghép các thành phần chip khác nhau thành một khối thống nhất gần như liền mạch.

Mô hình in 3D thử nghiệm cho công nghệ tích hợp bán nguyên khối, mô tả một chiplet nằm gọn trong khoang chứa wafer

Viện Fraunhofer IPMS cho biết, bằng cách đặt chính xác các chiplet (chip thành phần) (1) nhỏ vào các khoang silicon được cấu trúc đặc biệt, lần đầu tiên các nhà nghiên cứu đã kết hợp thành công ưu điểm của một chip đơn nhỏ gọn với tính linh hoạt của các hệ thống mô-đun. Phát hiện này chứng minh tính khả thi của công nghệ tích hợp bán nguyên khối (QMI – quasi-monolithic integration), đồng thời thu hẹp khoảng cách giữa đóng gói chip truyền thống và quy trình sản xuất bán dẫn tiên tiến.
(1) Chiplet: là giải pháp mới, thay vì làm một chip lớn, các chuyên gia đã chia nhỏ nó ra thành nhiều mô-đun chức năng riêng biệt, mỗi mô-đun nhỏ được gọi là một chiplet. Các chiplet này sau đó được ghép lại với nhau trên một tấm nền (interposer) để hoạt động như một chip duy nhất.

Nghiên cứu này ra mắt vào đúng thời điểm nhu cầu về độ phức tạp, năng lực tính toán và sự nhỏ gọn của hệ thống đang buộc ngành sản xuất bán dẫn phải tư duy lại. Mục tiêu của viện Fraunhofer IPMS là hướng tới một nền vi điện tử bền vững trong tương lai, nơi các hệ thống vừa sở hữu sức mạnh hiệu năng của một chip đơn, vừa mang lại sự linh hoạt của các khối mô-đun lắp ghép.

Nghiên cứu của viện Fraunhofer IPMS là một phần thuộc dây chuyền thí điểm APECS (được thành lập theo đạo luật chip của liên minh châu Âu). Là viết tắt của “Advanced packaging and heterogeneous integration for electronic components and systems” (tạm dịch là ‘Đóng gói tiên tiến và tích hợp không đồng nhất cho các thành phần và hệ thống điện tử’), APECS là một dây chuyền thí điểm của châu Âu nhằm hỗ trợ vật chất cho các doanh nghiệp, công ty vừa và nhỏ cùng các tổ chức nghiên cứu trong việc đổi mới chiplet, tích hợp hệ thống và triển khai công nghiệp. Bằng cách kết nối các khâu phát triển, thử nghiệm và sản xuất ở quy mô thí điểm, giải pháp APECS kỳ vọng sẽ đẩy nhanh quá trình chuyển giao từ nghiên cứu sang ứng dụng thực tế, từ đó củng cố hệ sinh thái bán dẫn của châu Âu.

Viện Fraunhofer IPMS đang theo đuổi phương pháp tích hợp bán nguyên khối (QMI). Phương pháp này nhằm mục đích tích hợp các thành phần chip khác nhau như điện tử điều khiển, cảm biến và hệ thống vi cơ điện tử (MEMS – micro-electro-mechanical systems), ở cấp độ tấm wafer (phiến bán dẫn), mà vẫn giữ nguyên được những lợi thế của một chip đơn nhỏ gọn. Các nhà nghiên cứu đã đạt được mục tiêu quan trọng đầu tiên trong lộ trình phát triển công nghệ QMI.

Tiến sĩ Lukas Lorenz, trưởng nhóm nghiên cứu tại viện Fraunhofer IPMS chia sẻ: “Nền tảng của công nghệ QMI là các tấm wafer silicon có các hốc, hoặc khoang chứa, được cấu trúc sẵn. Lần đầu tiên, các chiplet thử nghiệm (dummy chiplets) đã được đưa vào các khoang wafer này, và bề mặt của chúng được làm phẳng bằng một lớp thụ động hóa (passivation layer) (*) để chuẩn bị cho quá trình đi dây kết nối mạch”.
(*) Passivation layer: là một lớp màng vật liệu phi kim loại cực mỏng (thường là silicon dioxide – SiO2, silicon nitride – Si3N4, hoặc các polyme đặc biệt như polyimide) được phủ lên bề mặt của phiến bán dẫn (wafer) ở giai đoạn cuối của quá trình xử lý phôi.

Tiến sĩ Lorenz nói tiếp: “Điều này tạo ra một kiến trúc hệ thống gần như nguyên khối, kết hợp được mật độ tích hợp cao nhất với khả năng mở rộng mô-đun linh hoạt.”

Tấm wafer sau khi đặt các chiplet vào vị trí

Ưu điểm của công nghệ QMI
Công nghệ QMI mang lại những ưu thế vượt trội so với các quy trình đóng gói chip truyền thống. Điều này có được nhờ cách sắp xếp các chiplet trên một đế wafer (chủ động hoặc thụ động) thông qua một lớp mạch kết nối chung. Vì các mạch kết nối này được định hình ngay trong quy trình xử lý tiền vi mạch, mật độ kết nối cao hơn so với các phương pháp truyền thống. Những lợi ích cụ thể bao gồm:
– Hiệu năng cao hơn: đường truyền tín hiệu ngắn hơn giúp giảm tổn thất và độ trễ, từ đó đẩy cao tốc độ xử lý ở cấp độ hệ thống.
– Độ tin cậy cao: việc giảm bớt các giao tiếp cơ học giúp tăng cường độ bền cũng như tuổi thọ của toàn bộ hệ thống.
– Kích thước nhỏ gọn: công nghệ QMI tiết kiệm không gian nhờ các thành phần được tích hợp theo kiến trúc nguyên khối.
– Tối ưu chi phí: việc kết hợp phương pháp mô-đun hóa chiplet cho phép tối ưu hóa chi phí tích hợp, rút ngắn chu kỳ đổi mới công nghệ và mang lại khả năng mở rộng quy mô có tính linh hoạt cao.

Những ưu điểm này giúp công nghệ QMI trở thành giải pháp lý tưởng để ứng dụng vào các hệ thống vi mạch tích hợp (SoC – system-on-chip) mật độ cao dành cho công nghệ trí tuệ nhân tạo (AI) và các bộ thu phát thông minh băng thông rộng.

Hướng tới triển khai ở quy mô công nghiệp
Tiến sĩ Lorenz cho biết, mặc dù mô hình thử nghiệm hiện tại chỉ mới dựa trên các cấu trúc mô phỏng, quy trình này có thể chuyển giao sang các ứng dụng thực tế theo nhu cầu của khách hàng. Tiến sĩ Lorenz nói rằng: “Giải pháp QMI mở ra một kiến trúc tích hợp có khả năng mở rộng quy mô cho các hệ thống hỗn hợp (heterogeneous) trong tương lai”.

Dự án APECS được thiết kế để nhanh chóng đưa công nghệ QMI vào môi trường sản xuất công nghiệp, viện Fraunhofer IPMS đang hướng đến các đối tác thương mại, những doanh nghiệp sở hữu sản phẩm có thể hưởng lợi trực tiếp từ việc tích hợp các công nghệ mật độ cao khác nhau này.

Để xem các tin bài khác về “Vi mạch”, hãy nhấn vào đây.

 

Nguồn: Electronics Online